MULTI-PROCESSOR

Publication number: JP62163164
Publication date: 1987-07-18

Inventor:

NAKAGAWA YUTAKA; SUGA RYOICHI; WATANABE

YOSHIMI

Applicant:

SONY CORP

Classification:

- international:

G06F15/16; G06F15/177; G06T1/00; G09G1/00;

G09G5/12; H04N5/68; G06F15/16; G06T1/00;

G09G1/00; G09G5/12; H04N5/68; (IPC1-7): G06F15/16;

G06F15/62; G09G1/00; H04N5/68


- European:

Application number: JP19860004763 19860113 **Priority number(s):** JP19860004763 19860113

Report a data error here

Abstract of **JP62163164**

PURPOSE: To simplify a circuit constitution by inserting an identification number into the prescribed part of a data sequence from an information generating means, receiving the identification number through the terminal equipment of the front stage among those plural terminal equipments for initialization and producing a new identification number to transfer it to the terminal equipment of the next stage. CONSTITUTION: The decoders 3A-3I serving as terminal equipments are connected in series to a controller 1 serving as an information generating means, i.e., a center. Then an ID number is put into the prescribed area of the data sequence sent from the controller 1. The decoder 3A of the 1st stage receives the ID number from the controller 1 and is initialized. At the same time, the decoder 3A increases the received ID number to produce a new ID number and transfers it to the decoder 3B. Thus the decoder 3B receives the new ID number and is initialized and at the same time increases the received ID number to produce a new ID number and transfers it to the decoder 3C. Thereafter the same operations are repeated with decoders 3C-3I respectively.



Data supplied from the **esp@cenet** database - Worldwide

⑩日本国特許庁(JP)

⑪特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62-163164

(S) Int CI.4 G 06 F 15/16 15/62 G 09 G 1/00 匈公開 昭和62年(1987)7月18日

M-2116-5B 6615-5B 7923-5C

C-7245-5C

審査請求 未請求 発明の数 1 (全13頁)

69発明の名称

H 04 N

マルチプロセツサ

②特 願 昭61-4763

20出 願 昭61(1986)1月13日

 ⑩発 明 者 中 川 裕

 ⑩発 明 者 須 賀 良 一

 ⑪発 明 者 渡 辺 好 美

5/68

東京都品川区北品川6丁目7番35号 ソニー株式会社内 東京都品川区北品川6丁目7番35号 ソニー株式会社内

東京都品川区北品川 6 丁目 7番35号 ソニー株式会社内 東京都品川区北品川 6 丁目 7番35号

⑩出 願 人 ソニー株式会社 ⑫代 理 人 弁理士 伊藤 貞

8 1 %

外1名

明 細 曹

発明の名称 マルチプロセッサ

特許請求の範囲

内部または外部からのデータに基づいて情報を 発生する情報発生手段と、

該情報発生手段に対して直列の関係に配された 中央処理装置を有する複数個の端末器とを備え、

上記情報発生手段からのデータシーケンスの所 定部に織別番号を挿入し、

上配複数個の端末器のうち前段の端末器は供給された磯別番号を受信して初期設定されると共に次段の端末器に対して新たな徳別番号を形成して転送するようにしたことを特徴とするマルチプロセッサ。

発明の詳細な説明

以下の順序で本発明を説明する。

- A 産業上の利用分野
- B 発明の概要
- C 従来の技術
- D 発明が解決しようとする問題点

- B 問題点を解決するための手段 (第1例)
- F 作用
- G 実施例

Gı圆路構成

(第1图~第3図)

G 2 調節の拡大縮小表示 (第 4 図、第 5 図)

G 3 拡大データ変換

(第6 図、第7図)

G 4 ベゼル補正

(第8四、第9関)

Gs「D番号の割付け

(第10图、第11図)

C。外部開閉

(第12図、第13図)

G·フローコントロール (第14図、第15図)

H 発明の効果

A 産業上の利用分野

この発明は、センタに対して複数個の端末器を接続し、センタより各端末器を制御する場合等に 用いて好適なマルチプロセッサに関する。

B 発明の概製

この発明は、情報発生手段に複数個の端末器を 置列接続し、情報発生手段からのデータシーケン スの所定部に織別番号を挿入し、複数個の端末器のうち最初の端末器は情報発生手段からの識別番号を受信すると初期設定されると共に次段の場場来と受信すると初期番号を形成して転送して転送して転送の端末器は新たな機別番号を受信すると初期設定されると共に更に次段の場末器に裁りて転送し、以下最後の端末器なりでは、以下最後の場下を順機の動作を頻か返すことにより、実変的複数に、1本の伝送ラインを用いるだけで直列接続の複に、1本の伝送ラインを用いるだけで直列接続の複数に、1本の伝送ラインを用いるだけで直列接続の複数によりにしたものである。

C 従来の技術

或る情報を発生するセンタに対して複数個の端 来器を接続し、センタより各端末器を制御する場 合がある。その際にセンタと複数個の端末器との 関係は一般に並列関係にある(特顕昭60-23834号)。

D 発明が解決しようとする問題点 ところがセンタに対して複数個の端末器が並列

3

対して新たな識別番号を形成して転送するように 構成している。

F 作用

センタである情報発生手段としてのコントロー ラ(I)に複数個の端末器としてのデコーダ (3A) ~ (31) を直列接続する。そしてコントローラ田か らのデータシーケンスの所定部に織別(ID)番 号を挿入する。初段のデコーダ (3A) はコントロ ーラ(1)からの識別番号を受信して初期設定される と共にその識別番号をインクリメントして新たな 機別番号を形成し、デコーダ (3B) に転送する。 デコーダ (3B) は新たな識別番号を受信して初期 数定されると共にその識別番号をインクリメント して更に新たな機別番号を形成し、デコーダ (3C) に転送する。以下デコーダ (3C) ~ (3I) に付い ても同様の動作が繰り返される。これにより、実 質的に1本の伝送ラインを用いるだけで直列接続 の複数個のデコーダに織別番号を割付けて初期設 定を行うことができる。

関係に接続されていると、各端末器毎に送償ポートが必要であると共に伝送ラインも多数必要となり、構成が複雑になると共にコスト的にも高価になる等の欠点があった。

この発明は斯る点に鑑みてなされたもので、センタに対して複数個の端末器を直列関係に接続すると共にこれ等の端末器に対して識別番号を順次割付けることができるマルチプロセッサを提供するものである。

B 問題点を解決するための手段

この発明によるマルチプロセッサは、内部または外部からのデータに基づいて情報を発生する情報発生手段(1)と、この情報発生手段(1)に対して直列の関係に配された中央処理装置(20)を有する複数個の端末器(3h)~(31)とを備え、情報発生手段(1)からのデータシーケンスの所定部に織別(ID)番号を揮入し、複数個の端末器(3h)~(31)のうち前段の端末器は供給された機別番号を受信して初期設定されると共に次段の端末器に

4

G 実施例

以下、この発明の一実施例を第1 図~第15図に 基づいて詳しく説明する。

G1 固路構成

第1図は本実施例の全体の構成を示すもので、同図において、(L) は内部または外部からのデータに基づいて情報を発生する情報発生手段としてのコントローラであって、キーボード四や図示せずもプリンタ等が接続されている。コントローラ(L) は通信(COMMUNICATION,以下COMと云う) ボート及び補助(AUX1LIARY,以下、AUXと云う) ボートを有し、COMボートに内/外部からのデータベースを受けて信号処理を行った後AUXボートより送信する。

コントローラ(I)に対して互いに直列の関係に複数個例えば9個のデコーダ (3A) ~ (3I) が設けられ、各デコーダ (3A) ~ (3I) はCOMボート、AUXボートを有する。デコーダ (3A) のCOMボートはコントローラ(I)のAUXボートと相互接

続され、デコーダ (3A) の A U X ボートはデコーダ (3B) の C O M ボートと相互接続され、デコーダ (3B) の A U X ボートはデコーダ (3C) の C O M ボートと相互接続され、デコーダ (3C) の A U X ボートはデコーダ (3D) の C O M ボートと相互接続され、以下間様に相互接続され、実質的にコントローラ(1) から最後のデコーダ (3I) まで直列関係に接続され、各 C O M ボート及び A U X ボート 脚で 双方向伝送できるようになされている。

また、デコーダ (84) ~ (81) に対応して表示器 (44) ~ (41) が設けられ、これ等の表示器 (44) ~ (41) には失々デコーダ (34) ~ (31) の出力が供給される。つまり、こゝではm×nの両面構成を一例として 3 × 3 (9 個) の表示器 (44) ~ (41) を用いて形成する場合である。

コントローラ(1)としては例えば第2 図に示すような構成のものが考えられる。すなわち間図において、(10) は中央処理装置(以下、CPUと云う)であって、このCPU(10) に対して、システムROM(11)、ワークRAM(12)、ビデオ

A U X ボートが設けられ、またこの I / O インタフェース (15) からは後述される如く各デコーダの間期をとるための同期詞都信号が発生するようになされている。
表示用のビデオ R A M (13) 及びカラーパレットメモリ (14) の出力側に D / A 変換回路 (17) が殺けられる。また、 C P U (10) に対して C R

RAM(13)、カラーパレットメモリ(14)、

1/0インタフェース(15)及びフロッピディス

クインタフェース(16)が設けられる。1/Oィ

ンタフェース (15) には上述のCOMポート及び

トメモリ (14) の出力側に D / A 変換回路 (17) が殺けられる。また、 C P U (10) に対して C R T コントローラ (30) が殺けられ、この C R T コントローラ (30) は C P U (10) からの 描画 コマンドに応じて D / A 変換回路 (17) に 描画指示を与える。そして D / A 変換回路 (17) で D / A 変換 された信号がビデオ信号処理 間路 (18) で 信号処理されて R . G . B の色信号が形成され、 これが 設示器 (19) に 供給される。なおビデオ R A M (13) のアドレス位置と 表示器 (19) のスクリーン上の画業の位置とは 1 対 1 対応とされている。

7

デコーダ (34) ~ (31) としては第3 図に示すような構成のものが考えられる。すなわち间図において、 (20) はCPUであって、このCPU (20) に対してシステムROM (21) 、ワークRAM (22) 、ビデオRAM (23) 、カラーパレットメモリ (24) 及び I / 〇インターフェース (25) が設けられる。 J / 〇インターフェース (25) には上述のCOMポート及びAUXポートが設けられ、またこのJ/ 〇インターフェース (25) には上述の同期制御信号が供給されるようになされている。

表示用のビデオRAM (28) 及びカラーパレットメモリ (24) の出力側にD/A変換回路 (26) が設けられる。また、CPU (20) に対してCRTコントローラ (40) が設けられ、このCRTコントローラ (40) はCPU (20) からの描画コマンドに応じてD/A変換回路 (26) に情画指示を与える。そしてD/A変換回路 (26) でD/A変換された信号が図示せずもビデオ信号処理回路で信号処理されてR、C、Bの色信号となり対応する

8

表示器 (4A) ~ (4I) の一つに供給される。つまり、デコーダの構成はフロッピディスクインターフェースと表示部がない以外はコントローラ(I)と同一構成でよく、勿論 I / O インターフェース (25) に対してキーボードやプリンタ等を配するようにしてもよい。

G2 両面の拡大縮小表示

" α x , Y = α y より拡大縮小された結果の座標 P' (X, Y) を求める。

ステップ (ニ) で求めた X の値が 0 ≤ X ≤ 1 で あるか否かを判断し、0≤X≤1でなければ描酶 できないので、ステップ(ト)に進んで終了する。 0≤×≤1であればステップ (ホ) に進み、こゝ で求めたYの値が0≤Y≤1であるか否かを判断 し、0≤Y≤1でなければ描画できないので、ス テップ(ト)に進んで終了する。 0 ≤ Y ≤ 1 であ ればステップ(へ)に進み、断る座標情報をビデ オRAM (13) の所定位置のアドレスに書き込む。 このときビデオRAM (13)、の所定位置のアドレ ス V-RANaddは第 5 図 B に示すように V-RANadd= αy X max + αx で決定される。つまり、第5 図 B はビデオR A M (13) と 1 対 1 対応の表示器 (19) の衷示頭を扱しており、 X max は例えば 256個の画素を表わし、Y wax は 200個の画業を 表わしている。そして、第5図Bで (αχ, αγ) で表わされるP′ 点が拡大縮小された座標の描画 される位置である。

1 1

及び (4E) により中画師を表示し、その他は単一 画面とする中画面と単一画面の組み合わせや、一 面大画面表示後に単一画面を入れ込むことも可能 である。

また、表示器 (4A) ~ (41) で一面大画面を表示中に、コントローラ(1)の表示器 (19) で単一商 面をモニタすることも可能である。

G a 拡大データ変換

次に、各デコーダに対応して順データを拡大表示データに変換する場合を第 6 図及び第 7 図を参照して説明する。 先ずステップ (イ) でプログラムを開始し、フロッピディスクインターフェース (16) を介してディスクにピット列で書き込まれている或る描画コマンドを読み出してワークRAM (12) に展開し、ステップ (ロ) で描画コマンドのオペランドを解析して論理的 X ー Y 座標を計算し、P(x, y)の値を求める。

灰にステップ(ハ)でP′ (nx-i, my-j) により拡大されたX-Y座標を求める。たゞしn (機)

このようにしてビデオRAM (13) に書き込まれた拡大縮小座標情報はCRTコントローラ (30)の関郷のもとに続み出され、カラーパレットメモリ (14) からの色の強さを表わず情報を付加されてD/A変換図路 (17) でD/A変換されてビデオ信号処理図路 (18) に供給され、こゝでR, C, Bの色信号が形成され表示器 (19) に表示される。

また、ビデオRAM (13) より読み出された拡大縮小情報は各デコーダに対応したID (識別) 番号を付加されて、I/Oインターフェース (15) のAUXボートよりデコーダ (3A) ~ (3I) には自己のID番号の付加された情報を取り込んでデコードし、対応する変示器 (4A) ~ (4I) に表示される。これにより全てのデコーダ (3A) ~ (3I) に与えられた情報が拡大情報であれば、表示器 (4A) ~ (4I) の全てを用いて一脳大鷹面が得られ、縮小情報であれば表示器 (4A) ~ (4I) の失く同じ単一両面が得られる。勿論その他の表示の仕方も自由であり、例えば表示器 (4A) , (4B) , (4D)

1 2

×m(緩)適面様成の(i、 j)デコーグ用のデータである。こ、でi、 jはi=0~n-1、 j=0~m-1である。そして、ステップ(ニ)で P′(nx-i、ny-i)を用いて描画コマンドをエンコードする。つまり拡大された X - Y 座標を普通でデコーダ側では拡大を意識せず普通にデコードすれば結果として拡大表示が得られる。

ステップ(ホ)で全ての(i, j)について計算したか、つまり全てのデコーダに対して拡大表示データの変換が行われたかを判断し、計算してなければステップ(へ)に進んでi, jの値を変えて、上述間様の動作を繰り返す。そして全ての(1, j)について計算がなされた時点でステップ(ト)に進みプログラムを終了する。

因みに、n=3. m=3として3倍の拡大表示のデータ変換を第7週を用いて説明する。第7週において①~②はデコーダ (3A) ~ (31) に対応し、(i, j) のiを0, 1, 2、」を0, 1, 2となし、①のデコーダは (0, 0)、①のデコ

- ダは (1.0)、②のデコーダは (2.0)、③のデコーダは (0.1)、③のデコーダは (1.1)、⑤のデコーダは (1.1)、⑥のデコーダは (0.2)、⑥のデコーダは (1.2)、⑥のデコーダは (2.2)で表される。そして、P'(nx-i, ny-j)を用いると、原データの座標 P(x, y)は各デコーダに対して、次のように変換される。

従って、(x1, y1) から (x2, y2) に向かって線を引く描画コマンドは、

⑩のデコーダに対して(3xi , 3yi)から(3x2 ,

15

ても隣接する表示器の枠の所で改差が生じ、表示される画面が不自然なものとなる。そこでこれを解消する方法を次に第8関及び第9関を参照して説明する。先ず、ステップ(イ)でプログラムを開始し、フロッピディスクインターフェース(66)を介してディスクにピット列で書き込まれている歌人でディスクにピット列で書き込まれている歌人で表を観を統み出してワークRAM(12)に腰閉して流速では、アー(東側を計算し、ア(エ・ソ)の値を求める。

次にステップ (ハ) で P' (
$$\frac{nx-i}{\alpha}$$
, $\frac{my-j}{\alpha}$)

により拡大されたX-Y座標を求める。こゝで α は表示率で $0 \le \alpha \le 1$ の関係にある。たゞしこのX-Y座標は $n \times m$ 画面構成の(i, j) デコーダ用のデータである。そして、ステップ(n) で

ステップ (ハ) で求めた座機を $\frac{1-\alpha}{2}$ だけ原点方向

$$c$$
シフトした座標 P" ($\frac{nx-i}{\alpha} - \frac{1-\alpha}{2}$, $\frac{my-j}{\alpha}$ -

8y2) に向かう線

①のデコーダに対して (3x-1, 3y) から (3x2 -1, 3y2) に向かう線

:

②のデコーダに対して (3xs -2. 3y₁ -2) から (3x₂ -2. 3y₂ -2) に向かう線に対応する。

こいで「D番号と(i. j)のデコーダとの関係は「D-jn+iで表される。例えば(0. 0)のデコーダは 0 (⑩のデコーダ)、(1. 0)のデコーダはi(⑪のデコーダ)・・・(2. 2)のデコーダは 8 (⑱のデコーダ) の如くなる。

G 4.ベゼル補正

さて、1つの酸剤を複数個の表示器により表示する場合には表示器の枠(ベゼル)が問題となり、 望ましくはこの枠があっても恰も枠がないように 複数個の表示器で酶剤を表示したい。つまり、複 数個の表示器で1つの酶剤を表示する場合どうし

16

 $\frac{1-\alpha}{2}$) を求める。

次にステップ(未)で全ての(i, j)について計算したか、つまり全てのデコーダに対して上述の座標が求められたかを判断し、計算してなければステップ(へ)に進んで」、jの値を変えて、上述同様の動作を繰り返す。そして、全ての(i, j)について計算がなされた時点でステップ(ト)に進みプログラムを終了する。

17

せずも第9関人に破線4で示す拡大された仮想的な表示枠内に表示される。そして、この拡大された仮想的な表示枠を第9関Bに示すように順点方

向に $\frac{1-\alpha}{2}$ だけシフトする。そのときの座標が第 8

図のステップ(二)で求める座標である。すると、 仮想的な要示枠は第9図Bからもわかるように実際の枠 b に略々一致するようになる。このとき、 第9図Aで示されていた直線には第9図Bでは少 し下った位置に表示される。しかし、左側の表示 領域 b 内の直線 c と右側の表示領域 b 内の直線 c の直線性は維持されたまゝである。つまり、 誘接 する表示器の枠で段差が生じることがない。

GsID番号の割付け

次に各デコーダに I D 番号を割付ける手順を第10図及び第11図を参照して説明する。先ず、ステップ (イ) でプログラム開始し、ステップ (ロ) でデコーダ (3A) はコントローラ(1)より第10図に示すような I D割り付けのデータシーケンスが送

られているかをチェックする。ステップ (ハ) でデコーダ (3A) はコントローラ(U) より送出されてくる情報が I D 割り付けデータシーケンスか否かを判断し、そうでなければステップ (へ) に進んでプログラムを終了し、そうであれば当該データシーケンスに含まれる I D 番号を自己の I D 番号として記憶保存する。そして初期設定される。

次にデコーダ (3A) はステップ (ホ) で自己の ID番号を1つインクリメントとして次段のデコーダ (3B) のID番号としてAUXポートに出力 し、ステップ (へ) にてプログラムを終了する。

間様にデコーダ (38) はデコーダ (34) より供給された I D 番号を自己の I D 番号として記憶保存し、初期設定される。そしてデコーダ (38) は自己の I D 番号を 1 つインクリメントとして次設のデコーダ (3C) の I D 番号として A U X ボートに出力する。以下 (3D) ~ (31) に付いても同様の動作が順次行われ、全てのデコーダ (3A) ~ (31) に対する I D 番号の割り付けが終了する。

1 9

G。外部問期

次に各デコーダに外部同期をかける場合、つま りコントローラ山からの同期制御信号によりデコ - ダ (3A) ~ (3I) を一斉に駆動させる場合を第 12図及び第13図を参照して説明する。第12図はコ ントローラ印の動作で、第13図はデコーダ (34) ~ (31) の動作である。先ず、ステップ (イ) で プログラム開始し、ステップ(ロ)でコントロー ラ(1)は 1 / 0 インターフェース (15) から出力さ れる問期制御信号を一方のレベル例えばローレベ ルとする。次にステップ (ハ) でコントローラ① はデコーダ (34) ~ (31) に対して全てのデータ を送る。ステップ (ニ) でコントローラ(1)は全て のデータ送信完了後に「ノロインターフェース (15) から出力される間期制御信号を他方のレベ ル例えばハイレベルにする。ステップ(ホ)でプ ログラムを終了する。

一方、デコーダ (3A) ~ (3I) は各々ステップ (イ) でプログラム開始し、ステップ (ロ) で COMポートよりデータを受信する。ステップ 2 0

(ハ) で受信データをAUXボートに出力する。ステップ (二) でコントローラ(1)の 1 / O インターフェース (15) より各デコーダの「/ O インターフェース (25) に供給されている 同期制御信号がハイレベルか否かを判断し、ハイレベルでなければすなわちローレベルであればステップ (ロ)へ戻り、ハイレベルであればステップ (本) に進んでデータをデコード開始する。ステップ (へ)で、データ終了か 否がを判断し、データ終了であればステップ (ト) に進んでプログラムを終了する。

つまり、デコーダ (34) ~ (31) はコントローラ(1)からの問期制御信号がローレベルの間はデータを取り込むだけでデコードは行われず、同期制御信号がハイレベルになると一斉にデコード開始する。

G, フローコントロール

次に直列接続されたデコーダのデータのオーバ フローが検出されたら、前股のデコーダに対して

データ出力の停止を命令するフローコントロール の手順を第14図及び第15図を参照して説明する。 先ず、第14関においてコントローラ(1)はCOMボ ート及びAUXボートに対してワークRAM (12) 上に夫々送信パッファTC及び受信パッファTR と送信パッファTA及び受信パッファRAを有し ており、こゝではAUXボート側の送信バッファ TA及び受信バッファRAのみを示している。ま た、各デコーダもCOMポート及びAUXポート に対してワークRAM (12) 上に夫々送信パッフ ァTC及び受信バッファRCと送信バッファTA 及び受信バッファRAを有している。そして、コ ントローラ(1)のAUXポートの送信バッファTA のデータはデコーグ (3A) のCOMボートの受信 バッファRCに伝送され、デコーダ (3A) のCOM ボートの送信パッファTCのデータはコントロー ラ(I)のAUXボートの受信パッファRAに伝送さ れる。つまり双方向伝送とされている。また、デ コーダ (34) のAUXボートの送信パッファTA のデータはデコーダ (3B) のCOMボートの受信

パッファRCに伝送され、デコーダ(3B)のCOMポートの送信パッファTCのデータはデコーダ
(3A) のAUXポートの受信パッファRAに伝送される。つまり、この場合も双方向伝送とされている。その他のデコーダ間でも間様に双方向伝送できるようになされている。

このような構成において、いま、一例としてデコーダ (3A) ~ (3C) の間の動作を第15関に従って税明する。ステップ (イ) でプログラムが開始してステップ (ロ) でデコーダ (3B) のCOMボートの受情バッファRCがオーバフローとなったかもち受信バッファRCがオーバフローとなったかが判断され、フルになるとステップ (3B) のCOMボートの送信 停止信号 X off を出力する。この送信停止信号 X off を出力する。この送信 停止信号 X off を出力する。この送信 ペートの受信 パッファRAで受信され、デコーダ (3A) はデコーダ (3B) へのデータの転送を停止する。ステップ (ロ) でフルになってなければステップ (二) に進む。

2 3

2 4

ステップ (ニ) でデコーダ (3B) のAUXポートの受信パッファ R Aがフルになったか否か判断され、フルになるとステップ (ホ) でデコーダ (3B) のAUXポートの送信パッファ T A に送信 停止信号 X off は後段のデコーダ (8C) の C O Mポートの 受信パッファ R C で受信され、デコーダ (3C) は デコーダ (3B) へのデータの転送を停止する。ステップ (ニ) でフルになってなければステップ (へ) に進む。

ステップ(へ)でデコーダ(3B)のCOMボートの送信バッファTCに送信停止信号 X off を出力した状態であればステップ(ト)に進む。ステップ(ト)でデコーダ(3B)のCOMボートの受信バッファRCに空きがあるか否かを判断し、空きがあればステップ(プロ・グのでデコーダ(3B)のCOMボートの送信バッファ TCに送信再開信号 X onを出力する。この送信再開信号 X onを出力する。この送ば一下の受信バッファ R A で受信され、デコーダ

(3A) はデコーダ (3B) へのデータの転送を再関する。ステップ (へ) で送信停止信号 X off が出力されずまたステップ (ト) で受信バッファ R C に空きがなければステップ (リ) に進む。

ステップ(リ)でデコーダ(3B)のAUXポー トの送信パッファTAに送信停止信号 X off を出 力した状態か否かを判断し、出力した状態であれ ばステップ (ヌ) に進む。ステップ (ヌ) でデコ ーダ (3B) のAUXボートの受信パッファRAに 空きがあるか否かを判断し、空きがあればステッ プ (ル) でデコーダ (3B) のAUXボートの送信 パッファTAに送信再開信号Xonを出力する。こ の送信再開信号 X onは後段のデコーダ (3C) の COMポートの受信バッファRCで受信され、デ コーダ (3C) はデコーダ (3B) へのデータの転送 を再開する。そしてステップ(ヲ)でプログラム を終了する。また、ステップ (リ) で送信停止信 号Xof! が出力されずまたステップ (ヌ) で受信 バッファRAに空きがなければステップ (ヲ) に 進んでプログラムを終了する。

コントローテ(I)とデコーダ (3A) 及び各デコーダ間でも同様の動作が可能である。

H 発明の効果

上述の如くこの発明によれば、情報発生手段からのデータシーケンスの所定部に織別番号を挿入された識別番号を受信して初期設定されると共に次設するようにしたので、実質的に1本の伝送を転びまったがけで初期設定を行うことができ、回路機成が簡単化される。また、情報発生手段のは水の端末器症に送信ボートを設ける必要がなく、初齢の端末器症に送ばボートを設ける必要がないは、のので、それだけ情報発生手段の固路構成が簡略化される。

図面の簡単な説明

第1 関はこの発明の一実施例を示す構成関、第 2 関は第1 関で使用されるコントローラの一例を 示す様成図、第3図は第1図で使用されるデコーダの一例を示す構成図、第4図及び第5図とは実々の一例を示す構成図、第4図及び第5図とは実っためのフロート及び線図、第6図及び第7図は大々を放りに供するためのフローチャート及び線図、第8図及び第9図はサートと及び線図、第11図及び第11図は大々ID番号の割付けの説明に供するためのフローチャート及び線図、第に及び第13図は大々外部開閉及び第15図は大々フローティート、第14図及び第15図は大々フローコントロールの説明に供するための構成図及びフローチャートである。

(1)はコントローラ、四はキーボード、 (3A) ~ (3I) はデコーダ、 (4A) ~ (4I) は表示器である。

代理人 伊藤

同 松阳秀盛

2 7

